더지엠뉴스 조익철 기자 | 세계 최대 파운드리 기업 TSMC가 AI 수요를 앞세워 첨단공정과 첨단패키징 증설 속도를 다시 끌어올렸다. 반도체 시장 1조 달러 돌파 전망은 장비·소재 업체로 자금이 먼저 움직일 수 있다는 신호로 받아들여졌다.
26일 중국 증권시장에 따르면, TSMC는 전날 상하이국제회의센터에서 열린 ‘2026년 중국 기술포럼’ 폐문회에서 최신 기술 개발 상황과 산업 전망을 고객사와 협력사에 공유했다. TSMC는 글로벌 반도체 시장이 올해 1조 달러(약 1545조원)를 넘고 2030년 1조5000억 달러(약 2318조원)에 이를 것으로 제시했다. 수요의 중심에는 고성능컴퓨팅과 AI가 놓였고, 두 분야가 전체 시장의 55%를 차지할 것으로 봤다.
스마트폰 수요는 약 20%, 자동차와 사물인터넷 수요는 각각 약 10%로 제시됐다. TSMC는 AI 훈련과 추론 수요가 기존 예상보다 빠르게 커지면서 웨이퍼 제조와 첨단패키징 투자가 모두 확대될 수밖에 없다는 점을 부각했다. 업계에서는 이번 폐문회가 AI 거품론보다 실제 생산능력 부족에 초점을 맞춘 자리였다고 봤다.
첨단공정 로드맵도 구체적으로 공개됐다. TSMC는 2나노 반도체 제조공정인 N2가 2025년 4분기 양산에 들어갔다고 밝혔다. 2나노 계열에서는 N2P가 2026년 하반기 양산에 들어가고, 슈퍼파워레일을 적용한 A16은 2026년 하반기 생산 준비를 마칠 예정이다.
N2X와 N2U는 각각 2027년과 2028년 양산을 목표로 잡았다. 트랜지스터 구조에서는 평면 구조와 핀펫을 거쳐 나노시트 구조로 이동하는 경로가 제시됐다. TSMC는 나노시트 이후 수직으로 쌓는 nFET와 pFET 기반의 상보형 전계효과 트랜지스터 기술이 다음 미세화 후보가 될 수 있다고 설명했다.
최근 선보인 6T SRAM 저장 셀은 비슷한 설계 규칙을 적용한 기존 나노시트 설계보다 점유 면적을 약 30% 줄인 것으로 소개됐다. 미세공정 경쟁이 선폭 축소만이 아니라 셀 면적, 전력 효율, 적층 구조까지 포함한 복합 기술전으로 이동한 셈이다. TSMC는 2나노 이후 세대까지 이어질 기술 경로를 고객사와 협력사에 제시했다.
첨단패키징에서는 CoWoS가 AI 훈련과 추론의 핵심 기술로 지목됐다. TSMC는 올해 세계 최대인 5.5배 레티클 크기 CoWoS가 양산에 들어갔고 수율이 98%를 넘었다고 밝혔다. 향후 5년 동안 CoWoS는 매년 크기를 키우는 방식으로 더 많은 로직 칩렛과 HBM을 통합하는 방향으로 진화한다.
TSMC는 HBM 20개를 통합할 수 있는 14배 레티클 크기 CoWoS를 2028년 양산할 계획이다. HBM 24개를 통합하고 14배 레티클 크기를 넘는 버전은 2029년 준비를 마칠 것으로 제시했다. AI 반도체의 성능 경쟁이 단일 칩 미세화만이 아니라 패키징 면적, 메모리 통합, 전력 효율까지 포함한 시스템 경쟁으로 옮겨간다는 의미다.
시스템급 웨이퍼 기술도 핵심 축으로 제시됐다. TSMC의 SoW 이종집적 기술은 인터포저 크기를 40배 레티클 이상으로 확장해 최대 HBM 64개와 연산 칩 16개를 통합할 수 있다. 로직 칩 통합용 SoW-P는 2024년부터 양산에 들어갔고, 로직과 HBM을 함께 통합하는 SoW-X는 2029년 준비될 예정이다.
SoIC 첨단패키징 기술은 2.5D 연결을 쓰는 CoWoS보다 56배 높은 연결 밀도와 5배 높은 전력 효율을 제공한다고 TSMC는 설명했다. SoIC는 2028년 6마이크로미터 본딩 피치의 N2 대 N2 적층 양산을 목표로 잡았다. 2029년에는 4.5마이크로미터 본딩 피치의 A14 대 A14 적층으로 더 좁혀갈 계획이다.
증설 계획은 더 공격적이다. TSMC는 2017년부터 2024년까지 해마다 평균 4개의 새 웨이퍼 공장을 지었고, 2026년에는 9개 공장 구역을 새로 건설할 계획이라고 밝혔다. 2022년부터 2026년까지 고객사의 AI 가속기 수요는 11배, 대형 다이 칩 웨이퍼 수요는 6배 늘어난 것으로 제시됐다.
CoWoS와 SoIC 생산능력도 빠르게 확대된다. TSMC는 2022년부터 2027년까지 CoWoS와 SoIC 첨단패키징 생산능력의 연평균 증가율이 80%를 넘을 것으로 내다봤다. AI 응용 수요가 고성능 연산 칩, HBM, 첨단패키징, 테스트와 검사 장비까지 한꺼번에 끌어올리는 구조다.
TSMC 폐문회에서 가장 강하게 드러난 대목은 AI 수요가 예상보다 빠르게 커져 기존 증설 속도만으로는 고객 주문을 맞추기 어렵다는 점이다. TSMC는 2026년부터 2028년까지 N2와 A16 첨단공정 생산능력의 연평균 증가율을 70%로 제시했다. 2022년부터 2027년까지 N3와 N5 성숙 첨단공정 생산능력은 매년 25% 늘어날 것으로 전망했다.
첨단패키징은 향후 5~10년 반도체 투자의 핵심 구간으로 떠올랐다. 시장조사기관 욜의 자오찬 애널리스트는 앞선 발표에서 2025년 글로벌 첨단패키징 시장이 540억 달러(약 83조원)에서 2031년 1090억 달러(약 168조원)로 커질 것으로 봤다. 성장 중심에는 AI 고속 성장과 2.5D·3D 패키징 수요가 놓였다.
장비와 소재 업체는 웨이퍼 제조와 첨단패키징 증설의 선행 수혜를 받을 가능성이 크다. 첨단공정 생산능력이 늘면 노광장비, 식각장비, 박막증착장비, 이온주입장비, 화학기계연마장비, 세정장비, 전공정 검사·계측장비 등 전공정 8대 장비 분야의 주문이 먼저 움직인다. 첨단패키징에서는 유리기판 처리, 포토레지스트 도포, 노광, 구리도금, 연마, 다이 본딩, 몰딩, 검사와 분류 장비·소재 업체가 증설 사이클에 직접 연결된다.
